Ngành công nghiệp bán dẫn đang trở thành nền tảng quan trọng cho hầu hết các công nghệ hiện đại, từ điện thoại thông minh, xe tự lái, đến các thiết bị IoT và hệ thống trí tuệ nhân tạo (AI). Hội thảo “Công nghệ thiết kế mạch điện tử trong thiết kế chíp bán dẫn” được tổ chức ngày 23/11/2024 bộ môn Điện – Cơ khí, FPT Polytechnic Hà Nội tổ chức nhằm tạo ra một diễn đàn kết nối và chia sẻ với sinh viên và doanh nghiệp trong lĩnh vực này.
Đến với chương trình có sự tham dự của Diễn giả: Cao Văn Lanh – Phó Giám Đốc công ty VietBay – Là một trong công ty dẫn đầu về việc chuyển giao công nghệ chip – bán dẫn tại Việt Nam. Diễn giả đã chia sẻ rất nhiều những kiến thức hữu ích về ngành công nghệ Chip và Bán dẫn trong tương lai, những định hướng và phát triển của công nghệ cao này tại Việt Nam. Từ quy trình thiết kế nên một con Chip:
- Thiết kế chip
- Mô phỏng và thiết kế: Các kỹ sư sử dụng phần mềm CAD (Computer-Aided Design) để thiết kế và mô phỏng mạch tích hợp.
- Kiểm tra logic và chức năng: Đảm bảo thiết kế đáp ứng yêu cầu kỹ thuật và không có lỗi logic.
- Chế tạo wafer (đế silicon)
- Tạo wafer silicon:
- Silicon tinh khiết được nấu chảy và hình thành thành các thanh silicon đơn tinh thể (ingots).
- Các thanh silicon được cắt thành các lát mỏng (wafer) với độ dày vài mm.
- Đánh bóng và làm sạch: Wafer được mài nhẵn và xử lý hóa học để đảm bảo bề mặt hoàn hảo.
- Quang khắc (Photolithography)
- Phủ lớp cảm quang: Wafer được phủ một lớp chất nhạy sáng (photoresist).
- Chiếu tia UV qua mặt nạ:
- Mặt nạ chứa mẫu mạch được chiếu sáng lên wafer bằng tia UV.
- Các vùng không được che chắn bởi mặt nạ sẽ bị tia UV tác động, làm thay đổi cấu trúc lớp cảm quang.
- Rửa lớp cảm quang: Loại bỏ các phần bị tia UV chiếu sáng, tạo ra mẫu mạch trên bề mặt wafer.
Khắc hóa học và khắc khô
- Khắc hóa học: Sử dụng hóa chất để loại bỏ vật liệu trên các vùng không được bảo vệ bởi lớp cảm quang.
- Khắc khô (Reactive Ion Etching): Dùng plasma hoặc khí ion hóa để khắc chi tiết hơn trên bề mặt wafer.
- Cấy ion (Ion Implantation): Các ion được bắn vào wafer để thay đổi tính chất điện của vật liệu, tạo thành các vùng bán dẫn (n-type hoặc p-type).
- Bồi đắp lớp vật liệu (Deposition)
- Tạo các lớp mỏng vật liệu như silicon dioxide hoặc kim loại trên wafer.
- Các phương pháp:
- CVD (Chemical Vapor Deposition): Lắng đọng hóa chất.
- PVD (Physical Vapor Deposition): Lắng đọng vật lý.
- Kiểm tra và đo lường
- Kiểm tra quang học: Đánh giá độ chính xác của các mẫu mạch.
- Kiểm tra điện: Đo các thông số điện để xác định wafer có đạt yêu cầu hay không.
- Cắt và đóng gói chip
- Cắt wafer: Wafer được cắt thành các chip riêng lẻ bằng máy cắt laser.
- Đóng gói (Packaging):
- Chip được gắn vào đế và kết nối với các chân dẫn điện.
- Sau đó, chip được bọc bằng vật liệu bảo vệ như nhựa epoxy.
- Kiểm tra chất lượng cuối cùng: Mỗi chip được kiểm tra chức năng và hiệu suất lần cuối trước khi xuất xưởng.
- Phân phối: Các chip đạt tiêu chuẩn sẽ được vận chuyển đến các nhà sản xuất thiết bị điện tử để tích hợp vào sản phẩm.
- Lưu ý: Quy trình sản xuất chip thường được thực hiện trong phòng sạch (clean room) với môi trường kiểm soát nghiêm ngặt để đảm bảo không có bụi hoặc tạp chất làm ảnh hưởng đến chất lượng sản phẩm.
Tại bộ môn Điện- Cơ khí, FPT Polytechnic Hà Nội chúng tôi luôn tự tin cam kết chất lượng đạo tạo đáp ứng nhu cầu thì trường, học tập lý thuyết đi đôi với thực hành nâng cao tay nghề. Đội ngũ giảng viên trình độ cao đều từ Thạc sĩ trở lên tốt nghiệp từ các trường Đại học danh tiếng, thầy cô luôn sẵn sàng đồng hành cùng sinh viên trong quá trình học tập vững bước hành trang tương lai.
Chương trình Hội thảo Thiết kế Chip và Công nghệ Bán dẫn hứa hẹn là một sự kiện quan trọng, không chỉ là nơi cập nhật kiến thức mà còn là cầu nối cho sự hợp tác và phát triển bền vững của ngành công nghiệp bán dẫn tại Việt Nam nói chung và các trường Cao đẳng, Đại học nói riêng. Đây sẽ là hành trang quan trọng giúp sinh viên FPT Polytechnic sẵn sàng tham gia vào ngành công nghiệp định hướng tương lai!
Giảng viên Trần Thị Thu
Bộ môn Điện – Cơ khí
FPT Polytechnic Hà Nội
